台积电披露3nm工艺更多细节信息 晶体管密度是5nm工艺1.7倍

8月25日消息，据国外媒体报道，正如外媒此前所预期的一样，芯片代工商台积电在今日开始的全球技术论坛上，披露了下一代先进工艺3nm的更多细节信息。

2020年的台积电全球技术论坛，是他们举行的第二十六届全球技术论坛，论坛上分享了第一代5nm、第二代5nm、4nm等先进工艺方面的信息，但在5nm工艺已经投产的情况下，外界最期待的还是5nm之后的下一个全新工艺节点3nm工艺。

在今天的论坛上，台积电也披露了3nm工艺的相关信息。他们的3nm工艺，仍将继续使用鳍式场效应（FinFET)晶体管，不会采用三星计划在3nm工艺节点上使用的环绕式闸极电晶体（GAA）。

同第一代的5nm工艺相比，3nm工艺将使芯片的性能提升10%到15%，能耗降低25%到30%，台积电方面承诺3nm工艺的晶体管密度将是5nm工艺的1.7倍。

外媒在报道中表示，台积电的3nm工艺的晶体管密度，将是第一代的7nm工艺的3倍，可使芯片的能耗降低51%，性能提升32%。

按计划，台积电的 3nm工艺，将在明年进入风险试产，2022年下半年大规模量产。

（免责声明：本网站内容主要来自原创、合作媒体供稿和第三方自媒体作者投稿，凡在本网站出现的信息，均仅供参考。本网站将尽力确保所提供信息的准确性及可靠性，但不保证有关资料的准确性及可靠性，读者在使用前请进一步核实，并对任何自主决定的行为负责。本网站对有关资料所引致的错误、不确或遗漏，概不负任何法律责任。
任何单位或个人认为本网站中的网页或链接内容可能涉嫌侵犯其知识产权或存在不实内容时，应及时向本网站提出书面权利通知或不实情况说明，并提供身份证明、权属证明及详细侵权或不实情况证明。本网站在收到上述法律文件后，将会依法尽快联系相关文章源头核实，沟通删除相关内容或断开相关链接。 ）

相关阅读